Resolver
Tak jsem v pasti. Ten motor co dostanu k dispozici nema encoder A/B ale resolver. Popravde jsem se puvodně touto cestou nechtěl ubírat, ale když už, tak beru vše jako výzvu. Moje zjisteni ze obvody schopne tento signal analyzovat zacinaji od 30EUR. Obvody schopne korigovat chybu cca 130EUR (za blbej svab), udelalo se mi spatne.
Uz tento problem nekdo resil? Co udelat D/A pomoci odporove site na vstup dvou komparatoru, udelat prevod a syntetizovat to. Zde uz by to FPGA melo smysl, protoze penize co chteji za blbej obvod jsou nehorazne. Je ta toto nejaky hotovy projekt, nebo se z resenim za par drobnych mohu rozloucit?
Zatim se nevzdavam a pokud se mi pomoci nedostane, tak to aspon zkusim, ale zacina to vypadat zrudne.
Uz tento problem nekdo resil? Co udelat D/A pomoci odporove site na vstup dvou komparatoru, udelat prevod a syntetizovat to. Zde uz by to FPGA melo smysl, protoze penize co chteji za blbej obvod jsou nehorazne. Je ta toto nejaky hotovy projekt, nebo se z resenim za par drobnych mohu rozloucit?
Zatim se nevzdavam a pokud se mi pomoci nedostane, tak to aspon zkusim, ale zacina to vypadat zrudne.
Nez takovy motor zavrhnete, podotykam, ze lze velmi presne urcit polohu motoru v kteremkoliv okamziku. Popravde je ale pruser jak.
O tom jsem pred chvili mluvil a tuto odpoved jsem popravde nechtel. K resolveru jsem si precetl hodne informaci a zaujalo me to, pro jeho bezesporu vyborne vlastnosti. Mam v hlave myslenku jak uz to resit, ale pokud je nekdo kdo to vyresil, usetril by mi cas. Pokud ne zkusim to. Vyhodit to mohu kdykoliv )lamoz píše:mozna bude jednoduse ten resolver hodit do kose a koupit encoder ?
Tohle jsi viděl ? http://www.freescale.com/files/product/doc/AN1942.pdf
Pavel Pekárek (jeden z autorů tohohle dokumentu), pokud to není shoda jmen, je můj spolužák z elekta. Pokud ti to nějak pomůže, zkusím ho zkontaktovat.
Pavel Pekárek (jeden z autorů tohohle dokumentu), pokud to není shoda jmen, je můj spolužák z elekta. Pokud ti to nějak pomůže, zkusím ho zkontaktovat.
SABLE-2015
Nevidel a je to pekny, ale to uz je lepsi pouzit to hotovy od Analog Devices. Premyslim o presunu toho algoritmu na neco dostupne z rad FPGA. MCU s takto rychlym ADC bude neco stat )) Ale docela mi to pomohlo nakopnout.gnat píše:Tohle jsi viděl ? http://www.freescale.com/files/product/doc/AN1942.pdf
Pavel Pekárek (jeden z autorů tohohle dokumentu), pokud to není shoda jmen, je můj spolužák z elekta. Pokud ti to nějak pomůže, zkusím ho zkontaktovat.
Nemam ho sice v sufliku, ale asi za 250Kc se da koupit XC2S15. Mno neni to zadnej ulet, ale lepsi jak CPLD. Delicka se mi tam vleze, tabulkove tam 1024atan dostanu, aproximaci taky. Tak si ho objednam a zkusim.
Mozna mam jeste lepsiho adepta. XC3S50A-4VQG100C. Ccca 10Eur i s DPH.
Mozna mam jeste lepsiho adepta. XC3S50A-4VQG100C. Ccca 10Eur i s DPH.
Uz jsem to postoval jinde - tohle by mozna stalo za pokus: http://www.analog.com/en/analog-to-digi ... oduct.html
O dekuji ti dobra vilo. To je to co jsem potreboval. To uz ani nema smysl vyrabet. Pokud je to za 15USD, tak je to vyreseno ))) Jeste kde to vzit, ale kdyz vim co chci, tak uz to sezenu.ledvinap píše:Uz jsem to postoval jinde - tohle by mozna stalo za pokus: http://www.analog.com/en/analog-to-digi ... oduct.html
To je jednoduche ;-) Zaregistrujes se a nechas si poslat vzorek zdarma ... do tydne ho mas nastole.
Jen pajeni toho pouzdra je dost otrava ... (Aha ... ono to je to QFP ... tak to je tezka pohoda ... )
Jen pajeni toho pouzdra je dost otrava ... (Aha ... ono to je to QFP ... tak to je tezka pohoda ... )
Naposledy upravil(a) ledvinap dne 29. 3. 2010, 3:15, celkem upraveno 1 x.
Uz jsi nekdy pajel qfp208? Toto urcite horsi nebude ) Abych nevypadal jako uplnej magor, tak chci rict, ze SW, nebo logic device reseni pouzivam pouze v pripade ze dostupne reseni nekolikanasobne previsuje cenu mozneho reseni jinak, nebo neni dostupne. Toto je bomba a zapajet je to detail.ledvinap píše:To je jednoduche Zaregistrujes se a nechas si poslat vzorek zdarma ... do tydne ho mas nastole.
Jen pajeni toho pouzdra je dost otrava ...
Ještě jsem narazil na tohle: http://pohony.kadanik.cz/publikace.htm
Má tam i porovnání těch DSP od TI / AD / Motorola
Má tam i porovnání těch DSP od TI / AD / Motorola
SABLE-2015
DSP se vyhybam. Vetsinou na tyto casti pouzivam FPGA, protoze mi umoznuji paralelni zpracovani. Vetsninu operaci delam single clock. Tzn. rozdelim si projekt na x mailnkych casti a prochazi to tim jak rourou. Tzn. je tam pevne dane spozeni a bezi to realtime. Prijmu data, prehodim scitacce, ta to prehodi logice, ta to prehodi tomu. Podstata veci je ze vsechny bloky jedou naraz a pripravuji data pro nasledny blok. DSP jsou mnoho penez za nic.gnat píše:Ještě jsem narazil na tohle: http://pohony.kadanik.cz/publikace.htm
Má tam i porovnání těch DSP od TI / AD / Motorola
Stejne i v tom DSP se float point vetsinou nahrazuje konecnou presnosti.
CPU preferuji Arm7/9, nebo pak uz nejakej 8bit podle situace (PIC, 51, AVR). Motorolu jsem od dob ATARI 800Xl opustil. TI jsem pouzil pri vyrobe kytaroveho synt, jinak jsem DSP zatim nepotreboval.
Jednocipy jsem zacinal vzhledem k dobe na rade 48 a nechtejte vedet co to tehdy stalo )))
Jednocipy jsem zacinal vzhledem k dobe na rade 48 a nechtejte vedet co to tehdy stalo )))
Mno jsem rospacity ))) Uz 4 hodiny se prubezne pokousim prihlasit o testovaci vzorek, nebo si ho legalne koupit a jejich system ma nejake trauma. Snad se mi to povede jeste dnes pres noc )))) Ihmo. si asi vsichni chteji rozlosit signaly s resolveru ))